# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.





# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-157766

(43) Date of publication of application: 29.05.1992

(51)Int.Cl.

H01L 29/784

H01L 21/265

H01L 21/266

H01L 27/092

(21)Application number: 02-282798

(71)Applicant : SONY CORP

(22)Date of filing:

20.10.1990


(72)Inventor: CHISHIMA KENJI

## (54) MANUFACTURE OF SILICON GATE P-CHANNEL MOS SEMICONDUCTOR DEVICE

### (57)Abstract:

PURPOSE: To nitride lower part of a silicon gate electrode and to suppress punchthrough of boron by forming a silicon gate electrode, and then ion implanting nitrogen N so that a peak of a concentration distribution in a depth direction occurs at the lower part of the electrode.

CONSTITUTION: After a channel stopper 2, a selective oxide film 3 and a gate oxide film 4 are formed on a substrate 1, a polyside film 7 made of a p-type polysilicon film 5 and a tungsten (or molybdenum) silicide film 6 is formed. Then, an n-channel MOSFET forming region is masked with a resist film 8. Then, nitrogen ions N+ are implanted so that a peak of concentration distribution in a depth direction occurs at the lower part of the film 5 through the tungsten (or molybdenum) silicide film 7. Then, manufacture is continued by the same method as a conventional manufacture of a MOS semiconductor device.



Unnecessary ion implantation of the nitrogen N to an n-channel NOSFET region can be prevented by forming the film 8 as a mask.

#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application

Searching PAJ

converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

99 日本国特許庁(JP)

10 特許出願公開

## ⑫公開特許公報(A)

平4-157766

Sint. Cl. 3 H 01 L

21/266 27/092

識別記号

庁内整理番号

❸公開 平成4年(1992)5月29日

27/08

GM

321 D

審査請求 未請求 請求項の数 1 (全4頁)

❷発明の名称

シリコンゲートρチャンネルMOS半導体装置の製造方法

頭 平2-282798

頤 平2(1990)10月20日

⑪出 願 人 ソニー株式会社 東京都品川区北品川 6 丁目 7 番35号 ソニー株式会社内

東京都品川区北品川 6 丁目 7 番35号

19代理人 弁理士 尾川 秀昭

#### 1. 発明の名称

シリコンゲートゥチャンネルMOS半導体装置

#### 2. 特許請求の範囲

(1) 半導体基板表面上のシリコン酸化物からな るゲート絶縁膜上にシリコンゲート電極を形成し た後、窒素を、磔さ方向の濃度分布のピークがシ リコンゲート電径の下部にくるようにイオン打込 みする工程を有する

ことを特徴とするシリコンゲートロチャンネル MOS半導体装置の製造方法

#### 3. 発明の詳細な説明

以下の順序に従って本発明を説明する。

- A. 産業上の利用分野
- B.発明の振要
- C. 從来技術

- D. 発明が解決しようとする問題点
- E.問題点を解決するための手段
- G. 実施例【第1図】
- H. 発明の効果

#### (A. 虚楽上の利用分野)

本発明はシリコンゲート p チャンネルM O S 半 導体装置の製造方法、特にゲート電極が享製のポ リシリコンからなるpチャンネルMOS半導体袋 置の製造方法に関する。

#### (B. 発明の概要)

本発明は、上記のシリコンゲートョチャンネル MOS半導体装置の製造方法において、

拡散層の活性化等のための無処理によりp型シ リコンゲート電極中のポコンBがゲート絶縁膜を 突き抜けて半導体基板表面に拡散するのを防止す

シリコンゲート電極形成後シリコンゲート電極

に、その下部に覆さ方向の速度分布のピークがく るように窒素Nをイオン打込みするものである。

#### ( C . 従来技術)

31

アチャンネルのシリコンゲートMOS半導体とリコンゲートMOSキリコンが大きないのシリコングすることにリックによりコングすることにシリングすることにシリングをお放し、これをである後、シコングでもの後、シコンをでは、ションをでは、ションをでは、ションができた。カランは、ションをは、ションをは、ションをは、ションをは、ションをは、ションをは、ションをは、ションをは、ションをは、ションをは、ションをは、ションをは、ションをは、ションをは、ションをは、ションをは、ションをは、ションをは、カランのでは、カランをは、カラのをは、カラのをは、カラのをは、カラのをは、カラのをは、カラのをは、カラのをは、カラのをは、カラのをは、カラのをは、カラのをは、カラのをは、カラ

ところで、ゲート電極がp・型のポリシリコンからなる p チャンネルM O S 半導体装置においては、拡散層の活性化、層間絶縁膜の平坦化等の熱

ら半導体基板への不純初の突き抜けという問題が 全くないのにゲート絶縁腹が窒化されその結果そ れの誘電率が大きくなってゲート容量が増大して しまうという問題があった。

本発明はこのような問題点を解決すべく為されたものであり、拡散層の活性化等のための熱処理により p型シリコンゲート電極中のポロンがゲート総縁膜を突き抜けて半導体基板表面に拡散するのを防止することを目的とする。

#### (E. 問題点を解決するための手段)

本発明シリコンゲートゥチャンネルMOS半導体装置の製造方法は上記問題点を解決するため、シリコンゲート電極形成後該シリコンゲート電極の下部に深さ方向の遺産分布のピークがくるように窒素Nをイオン打込みすることを特徴とする。

#### (F. 作用)

本発明シリコンゲートゥチャンネルMOS半導体装置の製造方法によれば、シリコンゲート電極

処理によりシリコンゲート電極中のポウンが出降 体基版側に突き抜け、そのため、カットオフラー が悪くなり、また、しきい健電圧が変数理学を る。このことは1990年春季応用物を単十年 集第568頁28p-28-6「変化サート 絶縁膜を用いたPMOSFETにおけるいる。 突き抜け抑制効果」にも紹介されている。ゲート をでいる。 でいる。 でいる。 をいる。 を取り抑制が果」にも紹介されている。 でいる。 

#### (D. 発明が解決しようとする問題点)

ところで、上記ポロン突き抜け防止技術によれば、ゲート酸化後NH。雰囲気でランプ変化し、O。雰囲気でランプ酸化するという面供な工程を必要とした。

また、CMOSICの場合において高じ半導体 基 返 の別 の と こ ろ に 形 成 さ れ ろ n チャ ン ネ ル M O S F E T につい て は、 シリコンゲート 電極か

形成後単に弦乗Nのイオン打込み二程を付加するだけで、その後の活性化等のための無処理の工程で自ずと弦乗Nの働きによりポロンBの突き抜けが抑制される。

そして、n チャンネルM C S F E T 形成部の ゲート絶縁膜が変化される慣れは、イオン打込み の際 n チャンネルM O S F E T 形成部をレジスト 限でマスクすることにより容易に回避し得る。

#### (G. 実施例) [第1図]

以下、本発明シリコンゲートゥチャンネル MOS半導体装置の製造方法を蓄示実施例に従って詳細に説明する。

第1図(A)乃至(C)は本発明シリコンゲートゥチャンネルMOS半導体装置の製造方法の一つの実施例を工程順に示す断面図である。

(A) 基板 1 に、チャンネルストッパ 2、選択酸 化譲 3、ゲート酸化譲 4 を形成した後、p型のポ リシリコン膜 5 及びタングステン (あるいはモリ ブデン) シリサイド膜 6 からなるポリサイド膜

#### 7を形成する。

35

(B) 次に、nチャンネルMOSFET形成領域をレジスト限8でマスクする。というのは、nチャンネルMOSFETにおいては窒素Nのドープにより不純物(例えばリンPあるいは砒素As)の突き抜け控制効果を得ることは出来ないし、それによってゲート容量の増加という弊害のみ生じるからnチャンネルMOFET領域への窒素Nのドープを阻むためである。

(C) その後、タングステン(あるいはモリプデン)シリサイド原で越しにポリシリコン原5の下部に深さ方向の通度分布のピークが来るように窒素イオンN・をイオン打込みする。9は窒素Nの深さ方向の適度分布曲線である。

その後は、普通のMOS半導体装置の製造方法 と同じ方法で製造を続ける。

本方法によれば、単に窒素 N をイオン打込みするだけでその後のアニールによりポリシリコン膜7の下部が窒化されるので p ・型ポリシリコン5中のポロン B が半導体基板 1 に突き抜けるのを

そして、n チャンネル M O S F E T 形成郎の グート絶縁膜が登化されるまれはイオン打込みの 際 n チャンネル M O S F E T 形成郎をレジスト膜 でマスクすることにより容易に回避し得る。

#### 4. 図面の簡単な説明

第1図(A)乃至(C)は本発明シリコンゲートゥチャンネルMOS半導体装置の製造方法の一つの実施例を工程順に示す断箇図である。

#### 符号の説明

1・・・半導体基板、

4・・・ゲート絶縁膜、

5・・・p型シリコンゲート電極。

出 即 人 ソニー株式会社 代理人弁理士 尾 川 秀 昭和

その窒化物によって抑制することができる。


そして、nチャンネルMOSFET領域への登 素Nの不要なイオン打込みはレジスト譲8をマス クとして形成することにより阻むことができる。

#### (H. 発明の効果)

以上に述べたように、本発明シリコンゲート タチャンネルMOS半導体装置の製造方法は、半 導体基板表面上のシリコン酸化物からなるゲート 絶縁膜上にシリコンゲート電極を形成した後、望 素を深さ方向の過度分布のピークがシリコンゲート電衝の下部にくるようにイオン打込みする工程 を有することを特徴とするものである。

従って、本発明シリコンゲートゥチャンネルMOS半導体装置の製造方法によれば、シリコンゲート電極形成後単に窒素のイオン打込み工程を付加することのみにより、その後の活性化のため等の熱処理の工程でおのずとシリコンゲート電極の下部が登化されてポロンの突き抜けを抑制される。

## 待開平4-157766(4)



**-436** 

**"**